모델링/ 시뮬레이션 학습자료 목록, 툴과 논문
HotSpot 6.0 Temperature Modeling Tool (virginia.edu)
The Future of Wires, RON HO, MEMBER, IEEE, KENNETH W. MAI, STUDENT MEMBER, IEEE, AND MARK A. HOROWITZ, FELLOW, IEEE
Temperature-aware microarchitecture (acm.org)
A static power model for architects | IEEE Conference Publication | IEEE Xplore
대략 25년전 구현되어있던 CPU들의 SuperScalar 구조내의 기능적 모델링과, 내부 디지털 회로레벨에서의 파워 모델링을 통하여, 구조의 복잡성 증가(Issue width -way 2->4->8, Issue Windows Size변경), 그리고 나름 공정 미세화에에 따른 파워 효율성 들에 대한 평가 모델에 대한 논문. -> 읽어보면… 복잡성 증가하면, 파워도 성능도(delay) quadratic으로 증가하는게 보이고, 공정이 미세화될 때도 그래 보이고 하니, 함부로 복잡한 거(생각없이 C&P해서 늘리지) 만들지 말라는 걸로 읽힘.. 물리적으로 단순한 메모리 구조의 확장도, Wire delay가 늘어나서 안 좋아진다는게 근본 원인인 듯함.
isca.complexity.pdf (harvard.edu),
palacharla-tech.pdf (berkeley.edu)
subba.thesis.pdf (wisc.edu)
The Microarchitecture of Superscalar Processors – Proceedings of the IEEE (wisconsin.edu)